在當前數據中心的“共封裝光學（CPO）”競賽中，台積電已憑藉博通和英偉達的產品進展占據先機。與此同時，三星或許將籌碼押注於下一階段。

    7月12日，機構PhotonCap發布實地調研文章，指出面向交換機的CPO已正式從技術驗證邁向客戶部署階段。

    台積電在這一賽道的製造與先進封裝能力，已經得到了首批頂級商業項目的驗證。但未來的戰局，遠比眼下的交換機CPO複雜得多。

    當光學I/O（光互連接口）深入到異構計算晶片（XPU）與高帶寬內存（HBM）所在的封裝內部時，誰能主導這三者的協同設計，誰就將重塑整個行業的競爭維度。

    三星電子高級副總裁Won-Kyoung Choi於7月9日在Nano Korea提出，公司正在開發2.xD先進封裝，擬將HBM、邏輯晶片和矽光晶片整合至同一封裝中。這一方向瞄準的正是未來的AI計算封裝的光學I/O。

    當前台積電領跑“交換機CPO”

    在目前的CPO市場，台積電是毫無爭議的領跑者。

    調研顯示，博通基於台積電COUPE（緊湊型通用光子引擎）平臺的 102.4Tbps CPO乙太網交換機，已向早期客戶送樣。

    同時，英偉達的Quantum-X光子交換機已經開始出貨，Spectrum-X乙太網光子交換機也已進入生產階段，首批採用者包括CoreWeave、Lambda和甲骨文。

    這一代產品的共同點在於：光學引擎被部署在交換機ASIC（專用集成電路）的附近。其核心製造基礎，是台積電成熟的矽光子技術與SoIC 3D堆疊能力。

    在這一架構下，競爭的重點是光子集成電路（PIC）與電子集成電路（EIC）的堆疊、鍵合，以及它們與交換機封裝的整合。在這個階段，HBM並非必要組件。

    相比之下，三星公開的“一站式（Turnkey）CPO方案”路線圖將目標定在了2029年。若以現有交換機CPO的出貨量和客戶驗證作為衡量標準，三星尚未形成與台積電同頻的商業化節奏。

    功耗焦慮推動光學引擎向計算晶片“逼近”

    光學I/O之所以要從傳統的板級（Board-level）向封裝內部遷移，最核心的驅動力是能耗。

    三星晶圓代工（Foundry）在OECC 2026準備的展示材料揭示了一個關鍵階梯：

    當可插拔光模塊部署在板級時，單比特能耗約為10pJ

    當光學引擎被放置在交換機附近的基板（Substrate）上時，能耗降至約5pJ

    若光學I/O進一步深入到XPU附近的中介層（Interposer），能耗可大幅降至約2pJ

    這一變化的核心邏輯在於“縮短電信號傳輸距離”。光學引擎越靠近計算晶片，電氣鏈路就越短，為了補償板級走線和連接器損耗所需的信號調節也就越少。

    因此，先進封裝成為了將“物理功耗優勢”轉化為“商業產品優勢”的關鍵環節。這並不意味著CPO會立刻殺死可插拔光模塊，兩者將在不同傳輸距離和功耗預算下長期共存。

    但三星的數據預測揭示了趨勢，可插拔光學市場年增長率超過25%，而CPO市場的年增長率則高達150%以上。資本和研發資源正在瘋狂湧向高集成度的光學架構。

    兩種CPO架構，三星與台積電的錯位競爭

    將“交換機CPO”與“XPU-HBM光學I/O”混為一談，會嚴重低估下一階段競爭的複雜性。實際上，這是兩種完全不同的架構：

    第一種是當前主流的“交換機CPO”。光學引擎放在交換機ASIC旁邊，博通和英偉達的產品即屬此類。它解決的是高帶寬交換場景下的互連功耗和信號完整性問題。台積電的護城河在於矽光技術、先進鍵合和交換機封裝整合。

    第二種是面向“XPU-HBM系統”的光學I/O封裝。它的結構是在中介層上同時配置XPU（或GPU）、HBM以及包含PIC 和EIC的光學引擎。此時，光學I/O不再是交換機的外圍組件，而是真正成為了“計算封裝”的一部分。

    三星高管近期提出的2.xD 先進封裝正是瞄準了這一方向。該方案計劃將 HBM、邏輯晶片與矽光晶片整合在同一封裝中，並通過面板級再布線層（RDL）中介層擴展系統封裝能力，以應對AI數據中心對海量帶寬的吞吐需求。

    對投資者而言，這兩種架構的競爭邏輯截然不同：前者考驗的是單一的製造與封裝工藝；而後者，則要求計算、內存、光學和封裝在“設計初期”就進行深度聯合優化。

    三星的底牌與多裸片良率的現實約束

    三星最大的潛在差異化優勢在於其“三位一體”的業務版圖，它同時擁有 HBM、邏輯晶片代工和矽光平臺。

    台積電雖然擁有頂尖的邏輯代工、矽光技術與 CoWoS 封裝能力，但它本身不生產HBM。

    而三星已經能夠通過 SF4 基礎裸片將HBM與其晶圓代工能力連接，並建立了自己的矽光平臺。這意味著，三星理論上可以在內部完成HBM接口、邏輯I/O、光學引擎和熱管理的聯合協同設計，而不必看外部存儲供應商的臉色。

    2.xD 封裝面臨著極嚴苛的“多裸片良率”考驗。當邏輯晶片、HBM、PIC、EIC和中介層被塞進同一個封裝時，任何一個組件的失效都會導致整套昂貴封裝的報廢。

    晶片數量的增加、封裝面積的擴大和鍵合複雜度的提升，正在成倍放大良率壓力與成本風險。

    與此同時，對手並沒有閒著。台積電正在推進COUPE與CoWoS封裝的整合，通過成熟的外部生態接入HBM。

    另一方面，存儲巨頭SK海力士也在瘋狂補齊先進封裝能力，其在美國印第安納州投資38.7億美元的先進封裝工廠將於2028年量產，且已將CPO納入內存系統的技術研發版圖。

    光學、內存和封裝的跨界協同，正成為全產業鏈的共同發力點。

    訂單才是檢驗勝負的唯一標準

    台積電贏得了交換機CPO的首輪勝利，其優勢建立在實打實的客戶送樣、產品出貨和量產進度上。

    而三星則在押注下一場戰役：試圖利用自身在 HBM、邏輯和矽光上的垂直整合能力，在 AI 計算封裝領域實現彎道超車。

    但市場不應將“技術路線圖”等同於“商業護城河”。

    未來12個月，行業最值得追蹤的信號只有一個：市場上是否會出現一項具名客戶的設計訂單，明確要求將 HBM、邏輯晶片和光學I/O綁定在同一封裝中交由三星代工？

    如果這項訂單落地，三星的“三位一體”將從紙面資產轉化為真正的商業利器。

    若遲遲無法兌現，那麼台積電依託領先工藝與外部HBM生態所構建的靈活路徑，仍將是AI巨頭們最穩妥的選擇。

資訊來源：華爾街見聞。如有侵權，請聯繫我們刪除。